NTTと立命館大学は10月15日、複数の量子チップを連携させる
分散型量子コンピュータの設計に向け、新たな計算手法を開発したと発表した。
チップをまたぐ量子操作の成功確率の限界を、
従来法より10倍以上高精度に、100倍以上高速に計算できるとしている。
改善したのは設計のための評価計算で、量子コンピュータ自体の処理速度ではない。
背景──複数のチップをつなぎ、大規模化を目指す
発表によると、代表的な量子チップでは、
量子ビットの状態を保つために回路素子全体を極低温の冷凍装置に格納する必要があり、
1つのチップに載せられる量子ビット数には限りがある。
この制約を超える方法として、複数のチップを連携させる分散型の構成が期待されている。
チップ間の操作には、離れた量子ビット同士が強い相関を持つ
「量子もつれ」を使う。
ただし、ノイズでその質が低下すると、操作の成功確率も下がる。
設計には、どの品質でどこまで成功率を高められるかを知る必要がある。
何が変わるのか──候補を分解して、成功確率の限界を探す
新手法は、数学の代数幾何を使って操作方法の候補を整理し、
小さな問題に分解して個別に調べる。
従来は計算に時間がかかったり、対象ごとに計算法を作り直したりする課題があった。
今回は、量子操作やチップ構成、ノイズの種類が異なる条件にも対応するとしている。
幅広いチップ間操作について、成功確率を100％にするには
最高品質の量子もつれが必要であることも理論的に示した。
一部の量子ゲートで知られていた結果を、
測定を含む、より広い量子操作に拡張したものだ。
NTTが理論とプログラムを構築、立命館大が数学面を支援
NTTは研究全体の統括、理論の構築、計算プログラムの作成、
計算結果の分析を担当した。
立命館大学理工学部の大坂博幸教授は、
数理的な基盤づくりを支援し、手法の理論的な正しさを確認した。
成果は学術誌「Letters in Mathematical Physics」に掲載された。
今後は、理論上の最適な手順を実際の量子デバイスで検証することを目指す。
光量子コンピュータの性能限界を調べる用途への応用も見込んでいる。
LC Signalの視点──必要な品質を、設計段階で見積もる
発表によると、高品質な量子もつれの用意には多くの量子ビットが必要になる。
目標性能に必要な品質とチップ構成を事前に見積もれれば、
限られた資源をどこに使うか検討しやすくなりそうだ。
実機での検証に進むことで、設計に使える条件が具体化することに注目したい。
主要情報源
-
NTT・立命館大学公式発表（2026年10月15日）：
分散型量子コンピュータの設計指針となる新計算法を開発
～光量子方式を含む大規模化に向け、数学の力で量子もつれの潜在能力を見える化～
本記事は2026年10月16日時点の公開情報に基づき、AIを活用して作成しています。
発表日は公式ページの日付表記に従っています。
計算速度・精度の改善は、成功確率の限界を評価する計算手法についての発表に基づきます。
理論・計算上の成果と、今後予定する実デバイスでの検証を区別して記載しています。
「LC Signalの視点」は、公開情報を踏まえた本メディアの考察です。